- PCIe 5.0仕様の概要
PCIe 4.0仕様は2017年に完成しましたが、AMDの7nm Rydragon 3000シリーズまでコンシューマープラットフォームではサポートされておらず、以前はスーパーコンピューティング、エンタープライズクラスの高速ストレージ、ネットワークデバイスなどの製品のみがPCIe 4.0テクノロジーを使用していました。PCIe 4.0 テクノロジーはまだ大規模に適用されていませんが、PCI-SIG 組織は長い間、より高速な PCIe 5.0 の開発を行っており、信号速度は現在の 16GT/s から 32GT/s に 2 倍になり、帯域幅は 128GB/s に達します。 s、バージョン 0.9/1.0 の仕様が完成しました。PCIe 6.0 標準テキストの v0.7 バージョンがメンバーに送信され、標準の開発は順調に進んでいます。PCIe 6.0 のピン レートは、PCIe 3.0 の 8 倍である 64 GT/s に増加し、x16 チャネルの帯域幅は 256GB/s を超える可能性があります。言い換えれば、PCIe 3.0 x8 の現在の速度を達成するには、PCIe 6.0 チャネルが 1 つだけ必要です。v0.7 に関する限り、PCIe 6.0 は当初発表された機能のほとんどを実現していますが、消費電力はさらに改善されています。d、規格には新たにL0pパワーコンフィギュレーションギアが導入されました。もちろん、PCIe 6.0は2021年の発表後、早ければ2023年か2024年に商用化される可能性がある。たとえば、PCIe 5.0 は 2019 年に承認され、適用事例が出てきたのは今だけです。
以前の標準仕様と比較すると、PCIe 4.0 仕様は比較的遅れて登場しました。PCIe 3.0 仕様は、PCIe 4.0 の導入から 7 年後の 2010 年に導入されたため、PCIe 4.0 仕様の寿命は短い可能性があります。特に、一部のベンダーは PCIe 5.0 PHY 物理層デバイスの設計を開始しています。
PCI-SIG 組織は、2 つの標準がしばらく共存すると予想しており、PCIe 5.0 は主に、AI 用の GPU やネットワーク デバイスなど、より高いスループット要件を持つ高性能デバイスに使用されます。データセンター、ネットワーク、HPC 環境で発生する可能性が高くなります。デスクトップなどの帯域幅要件が低いデバイスは、PCIe 4.0 を使用できます。
PCIe 5.0 の場合、信号速度は PCIe 4.0 の 16GT/s から 32GT/s に増加し、引き続き 128/130 エンコーディングを使用し、x16 帯域幅は 64GB/s から 128GB/s に増加しました。
PCIe 5.0 では、帯域幅の 2 倍化に加えて、信号の完全性、PCIe との下位互換性などを向上させるための電気設計の変更など、その他の変更も加えられています。さらに、PCIe 5.0 は、長距離での遅延と信号の減衰を軽減する新しい規格に基づいて設計されています。
PCI-SIG 組織は、今年の第 1 四半期に仕様の 1.0 バージョンが完成すると予想していますが、標準を開発することはできますが、端末デバイスがいつ市場に投入されるかを制御することはできず、最初の PCIe 5.0 が完成すると予想されています。今年はさまざまなデバイスがデビューし、2020 年にはさらに多くの製品が登場する予定です。しかし、高速化の必要性から、標準化団体は次世代の PCI Express を定義するようになりました。PCIe 5.0 の目標は、可能な限り短期間で規格の速度を向上させることです。したがって、PCIe 5.0 は、他の重要な新機能を備えずに、単に PCIe 4.0 標準まで速度を向上させるように設計されています。
たとえば、PCIe 5.0 は PAM 4 信号をサポートしておらず、PCIe 標準が可能な限り最短時間で 32 GT/s をサポートできるようにするために必要な新機能のみが含まれています。
ハードウェアの課題
PCI Express 5.0 をサポートする製品を準備する際の主な課題は、チャネルの長さに関係します。信号速度が速いほど、プリント基板を介して送信される信号の搬送周波数も高くなります。2 種類の物理的損傷により、エンジニアが PCIe 信号を伝播できる範囲が制限されます。
・1.チャンネルの減衰
· 2. ピン、コネクタ、スルーホール、その他の構造におけるインピーダンスの不連続によりチャネル内で発生する反射。
PCIe 5.0 仕様では、16 GHz で -36dB 減衰のチャネルが使用されます。周波数 16 GHz は、32 GT/s デジタル信号のナイキスト周波数を表します。たとえば、PCIe5.0 信号が開始されるとき、通常のピークツーピーク電圧は 800 mV になる可能性があります。ただし、推奨される -36dB チャンネルを通過すると、開いた目との類似性は失われます。トランスミッタ ベースのイコライゼーション (ディアクセンチュア) とレシーバ イコライゼーション (CTLE と DFE の組み合わせ) を適用することによってのみ、PCIe5.0 信号はシステム チャネルを通過し、レシーバで正確に解釈できます。PCIe 5.0 信号の予想される最小アイ高さは 10mV (イコライゼーション後) です。ほぼ完璧な低ジッター送信機であっても、チャネルの大幅な減衰により、反射やクロストークによって引き起こされる他のタイプの信号損傷を閉じてアイを回復できるレベルまで信号振幅が減少します。
投稿時間: 2023 年 7 月 6 日