PCIe 5.0仕様の概要

• PCIe 5.0仕様の概要

PCIe 4.0 仕様は 2017 年に完成しましたが、AMD の 7nm Rydragon 3000 シリーズが登場するまでコンシューマー プラットフォームではサポートされておらず、それ以前はスーパー コンピューティング、エンタープライズ クラスの高速ストレージ、ネットワーク デバイスなどの製品のみが PCIe 4.0 技術を使用していました。PCIe 4.0 技術はまだ大規模に適用されていませんが、PCI-SIG 組織はより高速な PCIe 5.0 を長年開発しており、信号速度は現在の 16GT/s から 32GT/s に倍増し、帯域幅は 128GB/s に達し、バージョン 0.9/1.0 仕様が完成しています。PCIe 6.0 標準テキストの v0.7 バージョンがメンバーに送付され、標準の開発は順調に進んでいます。 PCIe 6.0のピンレートは64 GT/sに向上し、PCIe 3.0の8倍となり、x16チャネルの帯域幅は256GB/sを超えることが可能です。つまり、現在のPCIe 3.0 x8の速度は、PCIe 6.0チャネル1つで実現できます。v0.7に関しては、PCIe 6.0は当初発表された機能のほとんどを実現していますが、消費電力はさらに改善の余地があります。d、そしてこの規格では新たにL0p電源構成ギアが導入されました。もちろん、2021年の発表後、PCIe 6.0は早くても2023年か2024年には商用化される可能性があります。例えば、PCIe 5.0は2019年に承認されましたが、アプリケーション事例が登場したのはつい最近のことです。

以前の標準規格と比較すると、PCIe 4.0規格の登場は比較的遅かった。PCIe 3.0規格は2010年に導入されたが、これはPCIe 4.0の導入から7年後のことであり、PCIe 4.0規格の寿命は短いかもしれない。特に、一部のベンダーは既にPCIe 5.0 PHY物理層デバイスの設計を開始している。

PCI-SIGは、両規格がしばらくの間共存すると予想しており、PCIe 5.0は主にAI用GPUやネットワーク機器など、より高いスループットが求められる高性能デバイスに使用されるため、データセンター、ネットワーク、HPC環境で普及する可能性が高いとしています。デスクトップPCなど、帯域幅の要件が低いデバイスはPCIe 4.0を使用できます。

PCIe 5.0では、信号速度がPCIe 4.0の16GT/sから32GT/sに向上し、128/130エンコーディングは引き続き使用されています。また、x16の帯域幅は64GB/sから128GB/sに増加しています。

PCIe 5.0は帯域幅を倍増させるだけでなく、信号の整合性を向上させるための電気設計の変更、PCIeとの下位互換性の確保など、他にも様々な変更をもたらしています。さらに、PCIe 5.0は長距離伝送における遅延と信号減衰を低減する新しい規格に基づいて設計されています。

PCI-SIG組織は、仕様のバージョン1.0を今年第1四半期に完成させる予定だが、標準を開発することはできても、端末デバイスが市場に投入される時期を制御することはできない。そのため、最初のPCIe 5.0デバイスは今年デビューし、2020年にはさらに多くの製品が登場すると予想されている。しかし、より高速化の必要性から、標準化団体は次世代のPCI Expressを定義することになった。PCIe 5.0の目標は、標準の速度を最短時間で向上させることである。そのため、PCIe 5.0は、他の重要な新機能はなく、単に速度をPCIe 4.0標準まで向上させるように設計されている。

例えば、PCIe 5.0はPAM 4信号をサポートしておらず、PCIe規格が最短時間で32 GT/sをサポートできるようにするために必要な新機能のみを含んでいます。

ハードウェアの課題

PCI Express 5.0をサポートする製品を準備する際の最大の課題は、チャネル長に関係します。信号レートが速いほど、PCボードを介して伝送される信号の搬送周波数が高くなります。エンジニアがPCIe信号を伝送できる範囲を制限する2種類の物理的損傷があります。

・1. チャネルの減衰

・2. ピン、コネクタ、スルーホール、その他の構造におけるインピーダンスの不連続性によってチャネル内で発生する反射。

PCIe 5.0 仕様では、16 GHz で -36dB の減衰を持つチャネルを使用します。16 GHz は、32 GT/s デジタル信号のナイキスト周波数です。たとえば、PCIe5.0 信号の開始時には、ピークツーピーク電圧が 800 mV 程度になる場合があります。しかし、推奨される -36dB チャネルを通過すると、開いたアイパターンは失われます。送信機ベースのイコライゼーション (強調解除) と受信機イコライゼーション (CTLE と DFE の組み合わせ) を適用することによってのみ、PCIe5.0 信号はシステムチャネルを通過し、受信機によって正確に解釈されます。PCIe 5.0 信号の最小期待アイ高さは 10mV (イコライゼーション後) です。ほぼ完璧な低ジッタ送信機を使用した場合でも、チャネルの大幅な減衰により信号振幅が低下し、反射やクロストークによる他の種類の信号損傷が解消されてアイパターンが回復します。