PCIe 5.0仕様の紹介

• PCIe 5.0仕様の紹介

PCIe 4.0仕様は2017年に完成しましたが、AMDの7nm Rydragon 3000シリーズまでコンシューマープラットフォームではサポートされておらず、以前はスーパーコンピューティング、エンタープライズクラスの高速ストレージ、ネットワークデバイスなどの製品のみがPCIe 4.0テクノロジを使用していました。 PCIe 4.0テクノロジはまだ大規模に適用されていませんが、PCI-SIG組織はより高速なPCIe 5.0の開発を長年続けており、信号速度は現在の16GT / sから32GT / sに倍増し、帯域幅は128GB / sに達することができ、バージョン0.9 / 1.0仕様が完成しました。 PCIe 6.0標準テキストのv0.7バージョンがメンバーに送信されており、標準の開発は順調に進んでいます。 PCIe 6.0のピンレートは64GT/sに向上し、これはPCIe 3.0の8倍であり、x16チャネルの帯域幅は256GB/sを超えます。つまり、PCIe 3.0 x8の現在の速度は、PCIe 6.0のチャネルを1つだけ使用すれば実現できるということです。v0.7の時点では、PCIe 6.0は当初発表された機能のほとんどを実現していますが、消費電力はさらに改善されています。d規格では、新たにL0p電源構成ギアが導入されました。もちろん、2021年の発表後、PCIe 6.0は早くても2023年か2024年に商用化される可能性があります。例えば、PCIe 5.0は2019年に承認されましたが、適用事例があるのは今になってからです。

PCIe 4.0仕様は、以前の標準仕様と比較して比較的遅れて登場しました。PCIe 3.0仕様は、PCIe 4.0の導入から7年後の2010年に導入されたため、PCIe 4.0仕様の寿命は短い可能性があります。特に、一部のベンダーはPCIe 5.0 PHY物理層デバイスの設計を開始しています。

PCI-SIGは、2つの規格が当面共存すると予想しており、PCIe 5.0は主にAI用GPUやネットワークデバイスなど、スループット要件の高い高性能デバイスで使用されます。つまり、PCIe 5.0はデータセンター、ネットワーク、HPC環境で採用される可能性が高いということです。デスクトップなど、帯域幅要件が比較的低いデバイスでは、PCIe 4.0を使用できます。

PCIe 5.0 では、信号レートが PCIe 4.0 の 16GT/s から 32GT/s に向上し (128/130 エンコーディングは引き続き使用)、x16 帯域幅は 64GB/s から 128GB/s に増加しました。

PCIe 5.0では、帯域幅が倍増するだけでなく、電気設計の変更による信号整合性の向上、PCIeとの下位互換性など、様々な変更が加えられています。さらに、PCIe 5.0は、長距離伝送におけるレイテンシと信号減衰を低減する新しい規格に基づいて設計されています。

PCI-SIGは、今年第1四半期に仕様1.0バージョンを完成させる予定ですが、標準規格の開発は可能でも、端末機器の市場投入時期をコントロールすることはできません。そのため、最初のPCIe 5.0デバイスは今年中に登場し、2020年にはさらに多くの製品が登場すると予想されています。しかし、より高速な速度へのニーズから、標準化団体は次世代PCI Expressを定義することになりました。PCIe 5.0の目標は、可能な限り短期間で規格の速度を向上させることです。そのため、PCIe 5.0は、他の重要な新機能を追加することなく、PCIe 4.0規格の速度まで単純に速度を向上させるように設計されています。

たとえば、PCIe 5.0 は PAM 4 信号をサポートしておらず、PCIe 標準が最短時間で 32 GT/s をサポートできるようにするために必要な新機能のみが含まれています。

ハードウェアの課題

PCI Express 5.0をサポートする製品を準備する上での最大の課題は、チャネル長に関係します。信号速度が速いほど、PCボードを伝送される信号の搬送周波数が高くなります。エンジニアがPCIe信号を伝播できる範囲は、2種類の物理的損傷によって制限されます。

· 1. チャネルの減衰

· 2. ピン、コネクタ、スルーホール、その他の構造におけるインピーダンスの不連続性によりチャネル内で発生する反射。

PCIe 5.0仕様では、16GHzで-36dB減衰するチャネルを使用します。16GHzは、32GT/sデジタル信号のナイキスト周波数を表します。例えば、PCIe5.0信号は、開始時にピークツーピーク電圧が800mV（標準）になる場合があります。しかし、推奨される-36dBチャネルを通過すると、オープンアイの類似性は失われます。PCIe5.0信号がシステムチャネルを通過し、レシーバーによって正確に解釈されるには、トランスミッターベースのイコライゼーション（デアクセント）とレシーバーベースのイコライゼーション（CTLEとDFEの組み合わせ）を適用する必要があります。PCIe 5.0信号の最小アイ高さは10mV（イコライゼーション後）と予想されます。ほぼ完璧な低ジッタ送信機を使用した場合でも、チャネルの大幅な減衰により信号振幅が減少し、反射やクロストークによって生じたその他の種類の信号損傷を閉じてアイを復元できるレベルまで低下します。