PCI-SIG 組織は、PCIe 6.0 仕様標準 v1.0 の正式リリースを発表し、完了を宣言しました。
従来通り、帯域幅速度は倍増を続け、x16では最大128GB/秒（片方向）に達します。PCIeテクノロジーは全二重双方向データフローを可能にするため、双方向スループットは合計256GB/秒となります。計画によると、規格の発行から12～18か月後、つまり2023年頃に商用化例が登場し、まずはサーバープラットフォームに搭載される予定です。PCIe 6.0は早くても年末までに登場し、帯域幅は256GB/秒となります。
技術そのものに戻ると、PCIe 6.0はPCIeの約20年の歴史の中で最大の変化と考えられています。率直に言って、PCIe 4.0/5.0は、NRZ（Non-Return-to-Zero）に基づく128b/130bエンコーディングなど、3.0のマイナーチェンジに過ぎません。
PCIe 6.0はPAM4パルスAM信号方式（1B-1B符号化）に移行し、1つの信号は従来の2倍の4つの符号化状態（00/01/10/11）を持つことができ、最大30GHzの周波数帯域に対応しています。しかし、PAM4信号はNRZよりも脆弱であるため、リンク内の信号エラーを訂正し、データの整合性を確保するために、FEC（前方誤り訂正）機構が搭載されています。
PAM4とFECに加え、PCIe 6.0における最後の主要技術は、論理レベルでのFLIT（フロー制御ユニット）エンコーディングの使用です。実は、PAM4とFLITは新しい技術ではなく、200G以上の超高速イーサネットでは既に適用されていましたが、PAM4が大規模に普及しなかった理由は、物理層のコストが高すぎることでした。
さらに、PCIe 6.0 は下位互換性を維持しています。
PCIe 6.0は、従来通りI/O帯域幅を倍増させ、64GT/sを実現しています。これは、PCIe 6.0x1の単方向帯域幅が8GB/s、PCIe 6.0x16の単方向帯域幅が128GB/s、PCIe 6.0x16の双方向帯域幅が256GB/sに相当します。現在広く普及しているPCIe 4.0 x4 SSDでは、PCIe 6.0 x1のみでこれを実現できます。
PCIe 6.0は、PCIe 3.0時代に導入された128b/130bエンコーディングを継承します。従来のCRCに加え、新しいチャネルプロトコルは、PCIe 5.0のNRZに代わり、イーサネットやGDDR6xで使用されているPAM-4エンコーディングもサポートしている点も注目に値します。同じ時間で1つのチャネルにより多くのデータを詰め込むことができるだけでなく、低レイテンシのデータエラー訂正メカニズムであるFEC（前方誤り訂正）も備えているため、帯域幅の拡張が実現可能かつ信頼性も向上します。
PCIe 3.0の帯域幅は使い果たされることが少なく、PCIe 6.0は何の役に立つのかと疑問に思う人も多いでしょう。人工知能などのデータ量の多いアプリケーションの増加に伴い、より高速な伝送速度を持つIOチャネルはプロフェッショナル市場の顧客の需要がますます高まっており、PCIe 6.0テクノロジの高帯域幅は、アクセラレータ、機械学習、HPCアプリケーションなど、高いIO帯域幅を必要とする製品のパフォーマンスをフルに発揮できます。 PCI-SIGはまた、半導体のホットスポットである自動車産業の成長から恩恵を受けることを期待しており、エコシステムの帯域幅に対する需要の増加が明らかなため、PCI-Special Interest Groupは新しいPCIeテクノロジワーキンググループを結成し、自動車産業におけるPCIeテクノロジの採用を増やす方法に焦点を当てています。しかし、マイクロプロセッサ、GPU、IOデバイス、データストレージをデータチャネルに接続できるため、PCはPCIe 6.0インターフェースのサポートを受けるために、マザーボードメーカーは高速信号を処理できるケーブルを特に注意して配置する必要があり、チップセットメーカーも関連する準備を行う必要があります。Intelの広報担当者は、デバイスにPCIe 6.0サポートが追加される時期については言及を避けましたが、コンシューマー向けのAlder Lakeとサーバー側のSapphire RapidsおよびPonte VecchioがPCIe 5.0をサポートすることを確認しました。NVIDIAもPCIe 6.0の導入時期については言及を避けました。ただし、データセンター向けのBlueField-3 DpusはすでにPCIe 5.0をサポートしています。PCIe仕様は、物理層で実装する必要がある機能、性能、パラメータのみを規定しており、それらをどのように実装するかは規定していません。つまり、メーカーは自社のニーズと実際の状況に応じてPCIeの物理層構造を設計し、機能性を確保することができます。ケーブルメーカーはより多くのスペースを活用できます。
投稿日時: 2023年7月4日
